基本情報 平成26年度 春期 問9：テクノロジ系に関する問題

答えは d「125,000」（万命令/秒） です。

計算手順:

1. 1GHz＝1秒に10億回クロック

2. 1命令にかかるクロックは0.8回だから、1秒に「10億÷0.8＝12.5億命令」処理できる

3. 問題は「万命令/秒」で答えなので、12.5億÷1万＝12.5万＝125,000

👉 覚え方：「MIPS＝クロック÷CPI」（CPI＝1命令あたりのクロック数）。CPIが1未満なら1クロックで1命令以上処理＝速い。

ほかの選択肢：a/b/cは単位や桁の取り違え。

なぜこれが正解か

正解は d（125,000万命令/秒）。

• クロック周波数: 1GHz = 10⁹ Hz（1秒に10⁹回クロック）
• CPI（Cycles Per Instruction）= 0.8
• 命令実行速度 = クロック周波数 ÷ CPI = 10⁹ ÷ 0.8 = 1.25 × 10⁹ 命令/秒
• 単位「万命令/秒」に変換: 1.25 × 10⁹ ÷ 10⁴ = 125,000 万命令/秒

各選択肢の解説

• a 125：単位取り違え（億命令/秒で答えた）。
• b 250：CPIで掛けてしまった誤り（10⁹×0.8÷4=2億）。
• c 80,000：1÷1.25としてしまった逆数誤算。
• d 125,000：正解。

覚え方・ひっかけ注意

「MIPS = クロック周波数(Hz) ÷ CPI ÷ 10⁶」 が基本公式。本問は単位を「万命令/秒」に揃える必要があり、10⁴で割る。CPIが1未満（0.8）＝1クロックで1命令以上を処理できる（スーパースカラ、命令レベル並列性ILPの活用）ことを示す。最新CPUはCPI 0.3〜0.5程度（IPC=1/CPI=2〜3）が一般的。単位換算（億・万・百万）を必ず最後に確認する。

理論的背景

CPU性能の基本式は 実行時間 T = 命令数N × CPI × クロック周期τ = N × CPI / f で表現される（f: クロック周波数, τ=1/f: 1サイクル時間）。逆に1秒あたりの命令実行数（MIPS）は MIPS = f / (CPI × 10⁶) で算出。CPI（Cycles Per Instruction）はCPU性能の中核指標で、命令種別ごとに異なる（加算: 1サイクル、乗算: 数サイクル、メモリアクセス: 数〜数百サイクル）。平均CPIは命令ミックス（各命令種の出現頻度）で重み付平均する。

実務での使われ方

CPI 1未満はスーパースカラ実行（複数命令を同時発行）、パイプライン（命令の段階を並列実行）、アウトオブオーダー実行（依存関係のない命令を先行実行）、投機的実行（分岐予測に基づき先行実行）等の高度マイクロアーキテクチャ技法で実現。逆指標 IPC（Instructions Per Cycle, IPC=1/CPI） が現代CPUでより一般的な指標。Intel Skylake世代でIPC≒4-5、Apple M1/M2でIPC≒5-8（Avx-512や分岐予測精度の向上による）。

ボトルネック要因（CPI増加要因）: ①キャッシュミス（数十〜数百サイクルのストール）、②分岐予測ミス（パイプラインフラッシュ）、③メモリ依存・データハザード、④仮想メモリページフォールト、⑤TLBミス、⑥資源競合（実行ユニット不足）。プロファイラ（Intel VTune、perf、AMD uProf）でCPI構成要素を分解（CPI Breakdown）し最適化箇所を特定する。

試験での位置づけ

FE/AP/ES（エンベデッドシステムスペシャリスト）のテクノロジ系で頻出。①MIPS↔CPI↔周波数の換算、②パイプラインのスループット、③命令ミックスを考慮した実効MIPS、④Amdahlの法則による高速化率、⑤キャッシュメモリと実効アクセス時間、が主要論点。本問は計算の基本問題で確実に得点。

選択肢の発展補足

Amdahlの法則は「全体の性能向上は並列化されない部分（シリアル部分）で制限される」原則で、S = 1 / ((1-p) + p/n)（p: 並列化可能割合、n: 並列度）。プロセッサ高速化の限界もこれに従い、IPC向上による単一スレッド性能向上が頭打ちになる「ムーアの法則の終焉」「Dennardスケーリングの破綻」（2005年頃）以降、マルチコア・GPU・専用アクセラレータ（NPU/TPU）への移行が加速。Apple M2 UltraやNVIDIA H100/B200のような特定ワークロード特化型アーキテクチャが主流化し、汎用CPUのMIPS/IPCは漸進的改善に留まる。生成AI時代は浮動小数点演算（FLOPS）・行列演算（TOPS）が性能指標として重要。